CadencdeがCCIX IPを発表

Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

記録のために、

Cadence Introduces First Interface and Verification IP Solution for CCIX to Advance New Class of Datacenter Servers

引用
　The Cadence Interface IP for CCIX is an integrated solution for CCIX based 
　on the PCIe 4.0 specification. 

　The integrated solution for CCIX includes controller, PHY, software drivers, 
　scripts for design and verification, simulation models and user guides. 

　The entire package is pre-verified using Cadence verification IP for CCIX. 

実装＆検証 IPなのね。

CCIX IP

CCIXって、チップ間インターフェースは、基本はPCIe Gen4だからね。

Controller IP for Cache Coherent Interconnect for Accelerators (CCIX)

下記は上記IPのサイトからの引用。

内部バス側にCCIXインターフェースとCCIXトランザクション層があるね。

データシートもあったよ。

PHY IP for CCIXは、25Gbps Multi-Link and Multi-Protocol PHY IP for TSMC 7nm。

PCIe / USB 3.1 / 10G-KR / SATA / GbE にも接続可能！