@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった これは HDL Advent Calendar 2013 の 22日目の記事です。 二回目の登場の@Vengineerです。 昔、JedaというHVLがオープンソースで公開されていました。 …

Verification Engineerの戯言 SNUG San Jose 2008のVerification Patterns in Addition to RVMがOpenSPARCからダウンロード可能です。 OpenSPARCサイトのVerification Patterns in Addition to RVM コメントも5個付いています。

Verification Engineerの戯言 EETimes.comにSynopsysのSD, MMC, CEATAのMemory Controller IPを検証するのRVMを利用するという記事がアップされました。 Efficient testbench implementation for verification proposed by Synopsys staffer 参考までに。

Verification Engineerの戯言 Veraは日本人(Atsushi Kasuya氏)が開発した言語であることはあまり知られていませんが、 Googleに聞いてみると下記のURLの内容でその事実がわかります。 http://techon.nikkeibp.co.jp/article/NEWS/20060418/116315/ http://ww…

Verification Engineerの戯言 Janickさんが「SNUG San Jose 2000」で発表した論文が「OpenVera」のサイトにあります。 「Exploiting the Power of Vera:Creating Useful Class Libraries」 http://www.open-vera.com/technical/bergeron.pdf 論文の中のVera…