AMD EPYC Venice の IOD は、2 die

はじめに

CES 2026 で発表があった、AMD EPYC Venice ですが、どうやら、下記の X の投稿にあるように、I/O Die が 2 Die のようでした。

Look Familiar? Yep, #AMD just confirmed another MLID leak at #CES2026!🎉

Indeed, Zen 6 Venice utilizes 2 x IOD and 8 x 32C CCDs to deliver 256C/512T of 2nm greatness!🤯

Oh, and don't forget that you can find full details on Zen 7 Grimlock right NOW: https://t.co/lsO5OBNJMT pic.twitter.com/zew6uZ5a0T

— Moore's Law Is Dead (@mooreslawisdead) 2026年1月6日

Venice

下記のXの投稿には、もうちょっとキレイな Venice の写真が載っていました。

MI455 and EPYC. pic.twitter.com/gzmtlmPZpf

— Ben Bajarin (@BenBajarin) 2026年1月6日

説明のために、Venice の写真を引用します。

• Compute Die x 8
• I/O Die x 2
• なんかの Die : 4 x 2 = 8

最初は、

• Compute Die x 8
• I/O Die x 2

だと思っていましたが、Compute Die が接続していない辺に、4個の小さな Die が接続しています。

これは、

• PCIe Gen6 x16
• DDR5

のどちらの Die でしょうか？

Grok 4.1 Beta さんに聞いたら、構造用シリコン（structural silicon） または DTC（Deep Trench Capacitor）die と言っています。どうだろうか？

おわりに

Venice は、下記のブログのAMD 5th Gen EPYC とは、CCDの接続部分が全く違うため、DRAM と PCIe の信号がどのように出ているかが気になります。

上記のように、PCIe の部分は、Die の内側にあるので、今回も同じような部分にあるんでしょうかね。。 vengineer.hatenablog.com