Verification Engineerの戯言 Emacsを使って、Verilog HDL/SystemVerilogのコードを書くときはMac's Emacs Modeを使っています。 先程、久しぶりにチェックしてみたら、最近も更新しているようです。 ダウンロードではなく、メイルにて配布されますが、是非…

Verification Engineerの戯言 現在(3/10-14)、ドイツのMunichでDATE2008が開催されています。 いつものことですが、このような場所に行くことができない私は、行っている人のブログを読むことで少しでも雰囲気を感じようとしています。 CoolVerificationのJL…

Verification Engineerの戯言 提供されているOVP Models 現時点で提供されているOVP Modelsは、すべてオブジェクト(実際には、DLLファイル)です。 プラットフォームモデルでは、1～24個までのプロセッサを使ったシステムを構築できます。 DEMOSシステムでは…