2016-07-09から1日間の記事一覧
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CONVOLUTIONAL NEURAL NETWORK ON FPGA、(.itなのでイタリア？) では、ここでぷちぷちとパラメータを入れると、Zybo or Zedboard用の何かが出てくると。…
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった cReCompとPyJerで紹介したら、 ご本人と先生からご連絡いただきました。 その後、Qiitaに cReCompを使ってXillybusとユーザロジックを簡単につなげよう …
@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel-Altera対抗の「CCIX」、「年内に初版」とXilinx 会員登録しないと読めません。 CACHE COHERENT INTERCONNECT FOR ACCELERATORS (CCIX) AMD, ARM, …
