EETIMES.JAPANの記事

Verification Engineerの戯言

SystemVerilogテストベンチのデバッグ/解析、ロギングとシミュレーションの連携で効率化がアップされています。

記事では、

検証環境を構成するツール群のうち、テストベンチ・コードのデバッグや解析に対応するツールにとっては、次の2つが大きな課題となる。

1つは、解析対象のハードウエアの動的な振る舞い（ダイナミック・ビヘイビア）のデバッグで、
もう1つは、ハードウエア設計データ（ソース・コード）の静的（スタティック）な解析である。

を解説しています。

テストベンチのログを波形データベースに記録し、波形ビューアに表示できるようにするというアイデア！

    $fsdbLog("LABEL", "message", Var1, Var2, ..VarN);

検証、Verification、SystemVerilog