Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

VMM VIP’s on multiple buses

Verification Engineerの戯言

VMM BlogのVMM VIP’s on multiple busesでは、クラスの再利用について説明しています。
moduleのparameterをclassにも導入するとうまくいくと思っていても、結構、ダメなときがある。
そんなときの解決策として、マクロを使う。

確かにマクロを使えばいいのだが、もっとスマートなやり方ないかなー。
もしかしたら、OVMのソースコードにヒントがあるかも?

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual