Register Programming using RAL package

Verification Engineerの戯言 : Twitter、Twitter新聞：Daily Vengineer's
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Register Programming using RAL packageでは、VMM-RALにてread/writeアクセスの例を示しています。

    引用
      1. ral_model::read()/write()
      2. ral_model::read_by_name()/write_by_name()
      3. ral_reg::read()/write()

こうやって、解説してくれると、うれしいですね！

UVMのRegister Packageは、RALベースになっているので参考になるのではないでしょうか？

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual