Vengineerの妄想

人生を妄想しています。

Vlang


VlangD言語で検証出来る環境の模様。

D => PLI Wrapper => CのPLI => Verilog HDL Simulatorで、繋がるようです。

UVMも利用出来るということ。

VlangでのHello Worldは、こんな感じになるようです。

下記にあるように、Verilog HDL だけでなく、VHDLやSystemCでもOKになるようです。
引用
Compatibility with other Languages

    Vlang is highly compatible with other languages commonly used in simulation 
    and verification process.

    ・C/C++/SystemC: D is ABI compatible with C/C++.
        By the virtue of this Vlang is interoperable with C/C++/SystemC 
        and Vlang with C/C++/SystemC will create one single executable after linking.

    ・Verilog/SystemVerilog: Vlang implements VPI interface of Verilog Standard 
        and hence Verilog models can be integrated seamlessly with Vlang.

    ・VHDL: Vlang implements VHPI interface of VHDL Standard 
        and hence VHDL models can be integrated seamlessly with Vlang.

    ・MATLAB: Golden models written in MATLAB can be seamlessly integrated
        with Vlang through matlab-mex interfaces.

いかがでしょうか?

P.S
D言語は使ったことは無いですが、
D言語の開発者が開発したZortech C++は学生の時使いました。
たぶん、初Native C++ Compilerだったと思います。
その前は、AT&T C++ Translator => C Compiler でした。