Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう！

AMD MI350 は、TSCM 4nm のようだけど、構成はどうなるの？

はじめに

Xの投稿に流れてきた、AMD MI350 の情報について、記録しておきます。

tom's HARDWARE がまとめてくれています。

www.tomshardware.com

AMD MI350

どうやれ、TSMC 4nm で 2024/H2 に出てくるようです。

MI300が TSMC 5nm/6nm だったので、Compute Die を 4nm にするのでしょうかね。。。

vengineer.hatenablog.com

5nm => 4nm になって、SRAMが小さくならないので、Logic部を増やすか、動作周波数を上げる感じですかね。。。

ちなみに、MI300X は下記のようになっています。

  • MI300X
    • 8 x XCD (38 CUs)
    • 4 x IOD
    • 8 x HBM3 (192GB/12H)
    • 256MB Infinity Cache
    • 3.5D packaging

おわりに

なんで、MI350 を出すんでしょうかね。。。

IODが同じだと、HBM3も同じような感じだと思うのですが。。。。

あ、もしかしたら、MI250 の 6nm を MI350 で 4nm にするということ？

あ、MI250では、HBM x 4 で die が2個。。となると、MI250 では、HBM x 6 で die が 2個とか。。。メモリたくさん作戦？

24 GB x 12 = 288GB .

Google TPU v5p も chiplet だった

はじめに

Google TPU v5e が chiplet だったというのは下記のブログで紹介しました。

vengineer.hatenablog.com

TPU v5e は、Compute die + I/O die なので、TPU v5p も Compute die + I/O die のはずと思い、調べまくったら、見つかりました。

TPU v5p の 写真

下記の PC Watch の記事の中に、Google TPU v5p のパッケージの正面からの写真がありました。

cloud.watch.impress.co.jp

下記がその写真です。説明のために引用します。

まず、HBMが両サイドの3個づつありますが、どうもバランスが悪いです。

下記の図は、NVIDIA H100 です。[こ](https://japan.cnet.com/article/35187234/)こから説明のために引用します。HBMがキレイに並んでいます。

もう一度、TPU v5p の写真を見てみましょう。拡大して、引用します。下側に横線があります。この部分で die が分かれています。

v5e と v5p を比べてみる

下図の右下の図は、ここからの引用です。それ以外は、Googleの公式Youtubeから引用しています。

ボードの手前側にコネクタがあると思います。

v5e は、左側に I/O die が、v5p は手前側に I/O die があります。

  • v5e : (PCIe Gen5 x8 (たぶん) + 400Gbps x 2) が 4組
  • v5p : (PCIe Gen5 x16 + 800Gbps x4) が4組

おわりに

TPU v5e / v5p は、chiplet になっていることが確認できました。

となると、v6e / v6p も chiplet になるのでしょうか？

Q1.2024の世界のSmartphoneシェア (IDC版)

はじめに

Smartphoneの世界シェアのアップデート

前回は、こちら。

vengineer.hatenablog.com

Q4.2023

  1. Apple : 23.3%
  2. Samsung : 15.9%
  3. Xiaomi : 12.8%
  4. Oppo : 11.9.%
  5. Transsion : 8.8%

Q1.2024

下記のIDCのデータが元ネタ

www.idc.com

下記の表は、上記のIDCの記事から説明のために引用します。

  1. Samsung : 20.8% (53.5M => 60.1M)
  2. Apple : 17.3% (78.5M => 50.1M)
  3. Xiaomi : 14.1% (43.1M => 40.8M)
  4. Transsion : 9.9% (29.50M => 28.5M)
  5. Oppo : 8.7% (40.0M => 25.2M)

注目すべき点は、Transsion が4位になったこと

Appleの台数がざっくり 2/3 になり、Oppo も 2/3 になっている)

おわりに

Q4.2023 は Trendforce で、Q1.2024 は IDC なので、データの連続性が無さそう。。。

IDCはこんな感じ、Q4.2023で、Transsion が4位になっている。。

Trendforce のデータが出たら、比べてみよう

GoogleもArmサーバー用SoCを開発！

はじめに

ずーと噂だった Google の Armサーバーの件。Googleから公式に発表がありましたね。

Introducing Google’s new Arm-based CPU | Google Cloud Blog

Google Axion

下図は、上記のGoogleのブログから説明のために引用します。

この図、短辺側に DRAM を実装していますね。

AMD EPYC と同じスタイルですね。。。EPYCの場合は長辺は CCD と PCIe/Infinity Fabric の部分ですが。。

vengineer.hatenablog.com

CPUコアは、Neoverse V2 のようです。となると、NVIDIA Grace と同じですね。プロセスは、TSMC 5nm(4nm) ですかね。

ArmサーバーSoC

と Cloud Service の 3社がそれぞれ独自の Arm サーバー用SoCを発表しました。

Axion のコア数、どのくらいですかね。。。

おわりに

下記のブログ、2020年10月20日に書いたものです。

vengineer.hatenablog.com

このブログの最後に、

今後、5年ぐらいで、x86-64 vs Arm (AArch64) のデータセンターの攻防になる可能性があります。スマホはArm、PCはx86-64、データセンターはx86-64だった2010年代からスマホはArm、PCはx86-64/Arm、データセンターはx86-64/Arm になっていくのではないでしょうか？

今年は2024年。NVIDIAが DGX GB100 NVL72 にて、Arm ベースのGraceをホストとしてものを今年のGTC2024にて中心においていました。

そう、上記の予想が今、着実に進んでいます。。。

関連ブログ

vengineer.hatenablog.com

vengineer.hatenablog.com

Google TPU v6e/v6p の発表時期を妄想する

はじめに

Google TPUに調べてみたら、面白いものを見つけました。

Google TPU v5e/v5p に開発時期です。

TPU v5e/v5p の開発時期

下記は、とある人のLinkedinの職歴の部分です。説明のために引用します。

  • TPU v5e and v5p : 2020.10 - 2021.11 (1年2か月)
  • TPU v4, TPU v4i, VCPU & IPU (Mount Evans) : 2017.10 - 2020.10
  • TPU v2, Edge TPU : 2015.7 - 2017.10

このブログで v4i を取り上げたのは、2021.6.28 の

v4 を取り上げたのは、2021.5.19

上記の職歴の 2020.10 から半年ぐらい後

v5e が発表されたのが、2023.8、v5p が発表されたのは、2023.12

上記の職歴の 2021.11 から2年近く。。。

では、v5e/v5p の後は、下記のように、2021.11 - 2023.4 になっていて、Future Systems Silicon Design とあります。

今は、2024.4 なので 1年は経っている。。となりと、Silicon は既にあって動いている。。。

もうひとり

こちらは、Physical Designの人。説明のために引用します。下記にあるように、自己紹介でTPU v3, v4, v5, v6 の Led Physical design and implementation team とあります。

職歴のところ。説明のために引用します。2017..4 - 2023.2 。。v6 の Physical design もやったということなので。。。

おわりに

2023.2 - 2023.4 で v6 の Physical design は終わっているとなると、製造に半年で、昨年(2023年)内にはESが上がってきていそうです。。

日曜日(2024.04.13)の半導体チップ雑談でも出てきましたが、TPU v5p/v5e までは ChatGPT が出てくる前が前提。

気になるのは、「Future Systems Silicon Design」。

これは、何を意味するのでしょうかね。

Linkedin

凄ーく、役に立っていますよ。。。

Google TPU v6 は、TSMC 3nmっぽい？

はじめに

下記のブログに書いたように、Boradcomの資料からGoogle TPUのロードマップがわかりました。

vengineer.hatenablog.com

今日は、TPU v6 は TSMC 3nm で作っているのかを確認していきます。

TPU のロードマップ

Broadcomの資料に下記の図が載っていました。説明のために引用します。

2024 - 2025 に、2 die のプロダクトが2つあることを示しています。

TPU v5e/v5p が TSMC 5nm なので、TPU v6 は TSMC 4nm または、TSMC 3nm になるのだと妄想しています。

Linkedin を調べていたら、見つけました

この方、TPU Hardware Engineer at Google とあり、2020年4月からGoogleです。その前は、TSMC(2017.11 - 2020.4) 、その前は Oracle (2010.2 - 2017.10) 、その前は Sun Microsystems (2000.9 - 2010.2) です。

自己紹介のs最初のところに、

• Physical and circuit design engineer with extensive experience designing high-speed, low-power, digital chips spanning many sub-micron technology nodes (including 3nm, 5nm, 7nm, 10nm, and 16nm FinFET plus older planar nodes)

• Senior manager and technical lead for low-power and high-performance standard cell libraries across a wide range of technology nodes (3nm to 130nm) supporting aggressive customer specs. Cross-functional and cross-location collaboration with customers and with headquarters in Taiwan.

とあります。

TPU v5e/v5p の開発はたぶん、2020年頃から始まっているので、上記の 3nm と 5nm のプロダクトは、Google TPUっぽいです。

となると、

  • TPU v5e/v5p : TSMC 5nm
  • TPU v6 : TSMC 3nm

となりますね。

おわりに

Google san 、TSMCから Senior Techinical Manager からの人が居るので、TSMCの内情もかなり知っていることになりそうですね。。。

Intel NPU Linix driverを公開？ Meteor Lake は、Windows 11だけでなく、Ubuntu 20 でも使えるって

はじめに

Xの投稿に、Intel NPUのLinux driverの情報が流れてきました。

www.phoronix.com

Linux NPU Driver v1.2.0

github に公開されています。

github.com

上記の記事にもありますが、Driverの構造の図を引用します。

この中に、NPU Compiler がありますね

NPU Compiler

NPU Compiler は、OpenVINO の plugin のようです。

github.com

NPU Plugin では、Meteor Lake では、Windows 11 だけでなく、Ubuntu 20? をサポートするようです。

おわりに

AI PC は、Meteor Lake からですかね。。。AIって、このNPUがあるからですよね。。。これのために、ウン万円増はないよな。。。

関連記事

https://www.tomshardware.com/pc-components/cpus/intel-shares-new-ai-pc-definition-launches-ai-pc-acceleration-programs-and-core-ultra-meteor-lake-nuc-developer-kits-at-ai-conference