Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

マルチコア

Pathscale Compiler

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも2014/7/16に紹介したPathscale CompilerがARMv8対応の商品:EKOPath ARMv8を出しているようです。 引用 Key Features Strong support for …

Julia Language

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった I Programmerというサイトによると、Julia Languageがプロダクト版のための資金として、600Kドル、Moore and Betty財団から得たようです。 Julia Gets $…

Fixstarsの新ビジネス

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Fixstarsの新しいビジネス。Fixstars Cloud Solutions 成功報酬型のクラウドコスト削減サービス。 初期費用無料。その初期費用とは、 ・機密保持契約締…

Topics in Parallel and Distributed Computing: Introducing Concurrency in Undergraduate Courses

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Topics in Parallel and Distributed Computing: Introducing Concurrency in Undergraduate Courses 360頁の書籍がPDFとしてダウンロードできます。 た…

PEZY-SC

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SYNOPSYS USERS MEETING 2015にて、省電力メニーコアプロセッサPEZY-SCへのIPの適用を聴講しました。予想通り、PCIeとDDRのIPを使っていました。 内部構…

菖蒲というスパコン

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 理研に設置されたExaScaler/PEZYの液浸スパコンシステム「Shoubu(菖蒲)」 粋な名前のスパコン。4枚目の写真にある青い部分が「菖蒲」をイメージさせるの…

PEZYが募集中

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として、あのPEZYが人を募集しています。 引用 1)ハードウェアエンジニア 自社製メニーコアプロセッサ、およびPCBボードの開発 望ましいスキルや…

Caviumは、MIPSで16コアSoC

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cavium Announces New Low Power 16-core OCTEON?? III SoC Processors for Next Generation Enterprise, Data Center and Service Provider Infrastruc…

NVIDIA AndroidWorks

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Androidのネイティブなアプリケーションを作るときは、NVIDIAのAndroidWorksを使うと便利そう。 で、AndoirdWorksってナンだろう? どうやら、AndroidDe…

cvImagePipeline

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった cvImagePipeline - OpenCV画像処理フィルタシーケンスライブラリは、OpenCVの各モジュールの接続をXMLファイルで記述し、プログラム実行時にそのXMLファ…

HSAを使って、C++ AMPを

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Kalmar C++ Compiler、見つけました。AMDのHSAを使っています。 ubuntuに、 HSA Linux driver HSA Runtime HSAIL Compiler HSAIL-Tools をインストール…

CorePilot 2.0

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MediaTek CorePilot 2.0 speaks CPU, GPU tooによると、MediatekはCorePilot 2.0という技術でユーザーが関与しなくても、CPUとGPUをうまく使って処理時…

OpenCV 3.0 RC

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった やっとというか、とうとうというか、OpenCV 3.0 RCがリリースされました。 引用 The new acceleration layer, OpenCV HAL, will help to accelerate Ope…

Synopsysの新しいASIP Designer

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった シノプシスの新ツール ASIP Designer により、特定用途向けプロセッサ開発が5 倍に高速化のプレスリリースによる ● LLVMベース・コンパイラ・フロントエ…

HSA 1.0

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HSA Foundation Launches New Era of Pervasive, Energy-Efficient Computing with HSA 1.0 Specification Release AMD、ARM、Imagination、Qualcomm、S…

41Mカメラ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった とうとうスマホのカメラの画素数がA4/600DPIの画素数(36M)を超えました。 Rumour: Meizu MX5 to sport insane camera デジカメではシグマが2012年に46M…

QualcommのMARE

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったQaulcomm MAREのWhitePaper。 そして、MAREのサイト。SDKがダウンロード可能に。 YoutubeにTutorial Videoもアップされています。 Forum…

CAPSのソースコードは売りに出ていた。

@Vengineerの戯言 : TwitterSystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CAPSが破綻?から5ヶ月。 今日、Twitterで拾ったCAPS OpenACC compiler source code for saleによると、2014年7月7日に、ソースコードを売りに出していた…

SPI : AMDのプレゼンテーション資料

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMDのSPIRの資料、PL-4501, An Introduction to SPIR for OpenCL application and Compiler Developer 7頁に、HOW TO LOAD SPIR, MULTIPLE SPIR BINARIE…

Cray Chapel オープンソースで公開

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CrayのChapelのオープンソース版が公開されました。 Caryのマシンだけでなく、UNIX, Mac OS X, Windows with Cygwin でも動くようです。 概要は、こちら…

PEZY

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 1チップで3TFlopsの演算性能を実現 - PEZY Computingの1024コアプロセサの記事。ベンチャー企業で28nm。 どこからお金が出ているのでしょうか? PEZY-SC…

HSA Rumtime version 1.00 Provisional

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HSA Rumtime version 1.00 Provisionalが公開されました。 また、AMD Heterogenous System Architecture HSA - Linux kfd v0.8 release for Kaveriも公…

Deep LearningのWebinar

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった NVIDIA主催のWebinar、Deep-learning Webinar Demonstrates Handwriting Recognition and Efforts to Teach Drone to Fly Down a Wooded Pathを見ました…

新しいParallellaは、ファン無し

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallellaの新しいバージョンはファンが無くなったようです。 MicroServer版は、$119で、7010でUSBとHDMI無し。 DeskTop版は、$149で、7010でUSBとHDMI…

clpeak

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった clpeakは、OpenCLのピーク性能を求めるためのツールです。 C++のヘッダー(cl.hpp)を使います。 各デバイスの測定結果もあります。ここ IntelのHD 4000の…

CAPSが破産?

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CAPS, the endが事実かどうかは分かりませんが、サイトにアクセスしても繋がりません。 資産はどこが買い取るのでしょうか?

PathScaleというコンパイラ屋さん

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで知ったPathScaleというコンパイラの会社。 PathScale ENZOというプロダクトは、HMPPをサポートし、CUDAを生成するようです。 CAPSのツールとど…

HSA Tutorial

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Heterogenous System ArchitectureのISCA 2014でのチュートリアルがSlideShareにアップされています。 全353頁。 その内容は、 ・Introduction ・HSAIL …

KAYLAYの4チップ搭載ボード

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった KALRAY announces world’s most efficient manycore PCI Express board for intensive computing application at ISC 2014によると、PCIe x16ボード上に…

OpenACC @ ISC'14

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週行われているISC'14(International SuperComputing Conference)にて、OpenACC関連のセッションが2つ。 OpenACC & the Evolution of the Modern GPU …