VMM
Verification Engineerの戯言 : SystemVerilogの世界へようこそ オブザーバークラスが複数のvmm_tlm_analysis_exportクラスのインスタンスを持つことはできません。 なぜなら、write関数が複数ポートに対応できないためです。 そこで登場するのは、vmm_tlm_a…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ The VMM Golden Reference Guideがダウンロード可能です。 本になっているものは、$30のようです。 検証、Verification、SystemVerilog、VMM、Verification Methodology Manual
Verification Engineerの戯言 : SystemVerilogの世界へようこそ DoulusのIntroducing VMM 1.2を観ました。 10分程度なので、VMM 1.2全部は語っていませんが、 TLM 2.0などの重要な項目については知ることができますよ！ 検証、Verification、SystemVerilog、…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ vmm_tlm_analysis_portクラスのインスタンスと接続できるのは、vmm_tlm_analysis_portクラスのインスタンスです。 このことは、VMM ： PortとExportで説明した、vmm_tlm_b_transport_portとvmm…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ vmm_tlm_analysis_portクラスは、オブザーバークラス(スコアボードやカバレッジ)へのトランザクションをブロードキャストする場合に使います。 vmm_tlm_analysis_portクラスの定義は、次のよう…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ Increasing Verification Productivity with VMM Applications, Ambar Sarkar, Paradigm Works を見ました。これで終わりです。 RALの説明です。結構、詳しいです。 Paragigm Worksが提供して…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ Simulation Phasing and Factories in the VMM 1.2, JL Gray, Verilab を見ました。 JL Grayさんのプレゼンテーションです。 日本でのプレゼンテーションと同じものを使っています。 (ただし、…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ Key Building Blocks of VMM 1.2, Jon Michelson, Verification Central Creating the Env Class Using Vmm Group, Faisal Haque, Verification Central Steps to Create a Generator Using VM…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ Introduction to VMM 1.2, Doug Smith, Doulos Advanced Communication Schemes in VMM 1.2, Doug Smith, Doulos を見ました。 TLM-2.0のPort/Export、Analysis Portについて理解が深まりまし…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ DVCon2010にて行われた Introduction to VMM 1.2のビデオが公開されました。 2時間20分の結構長いビデオです。なお、Synopsysがスポンサーです。 2週間程度で公開されたので、かなり早くなりま…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ tlm_bindを使うことでExportに複数のPortを接続することができることは、VMM ： tlm_bindで説明しました。 同じようなことは、vmm_tlm_b_transport_exportマクロでも可能です。 vmm_tlm_b_tran…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ tlm_bindは、PortとExportを接続するための関数です。 一方、tlm_unbindは既に接続してあるものを解放するための関数です。 tlm_unbindを使うことで動的にPortとExportの接続ができることにな…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ VMM ： PortとExportでは、vmm_tlm_b_transport_portとvmm_tlm_b_transport_exportを tlm_bindで接続することを説明しました。 virtual function void connect_ph; m_producer.m_port.tlm_bind…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ PortとExportは、SystemC 2.1で導入されたもの。VMM 1.2では、OSCIのTLM-2.0をサポートしているので、PortとExportもサポートしています。 では、どのような記述になるのか？それを説明してい…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ Port/Export間でのデータ転送には、b_transportタスクを使います。 Port側のtransportタスクとExport側のb_transportタスクでは、引数が違います。 Port側は、 m_port.b_transport(tx, delay);…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ 3月29日～31日に行われるSUNG San Jose 2010でJL GrayさんがIntegrating eVCs in a VMM Testbenchをやります。 引用 TB2 User - Verification Topics : Verification Integrating eVCs in a VM…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ 今年(2010年)、最初の日記は、VMM 2.1のファクトリです。 VMM 1.2では、factory(ファクトリ)が導入されました。OVMでは最初から導入されていましたが、、、 ユーザーマニュアルの2-63のTransac…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ VMM 1.2のVMM Standard Library User Guideは、なんと1408ページ。 ちなみに、 VMM 1.1のVMM Standard Library User Guideは、416ページ。 VMM 1.0のVMM Standard Library User Guideは、186ペ…
Verification Enginnerの戯言 : SystemVerilogの世界へようこそ VMM 1.2では、TLM-2.0をサポートしました。 VMM Blog のWhat Has TLM-2.0 Got To Do With It?に書いてあります。 また、Document HTMLは、Transport Interfaces in OSCI TLM2.0 検証、Verifica…
Verification Enginnerの戯言 : SystemVerilogの世界へようこそ VMM 1.2が正式にリリースされました。 VMM 1.2 Download VMM 1.2 Document HTML VMM 1.2 Document PDF Janickさんのブログ：Just in time for the holidays: VMM 1.2! 検証、Verification、Sys…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ VMM Centralのブログ：Verification in the trenches: an end user’s viewpoint on VMM1.2に、 ちょっとだけ、VMM 1.2で追加されたものが詳細されています。 VMM 1.2 Features vmm_object vmm_…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ 昨日の続きです。 ModelSim XEでVMMを動かすための作業および動作確認をしたときのまとめをAll of SystemVerilogにアップしました。 ModelSim XEでVMMを使ってみる 自己責任で、ご利用ください…
Verification Engineerの戯言 : SystemVerilogの世界へようこそ OVM WorldからダウンロードできるVMM 1.1.1aは、MentorのQuesta 6.4bで動作します。 ModelSim XE Edition-IIIは、ModelSim 6.4bベースなのでこのVMM-1.1.1aが動作するかどうかを確かめました。…
Verification Engineerの戯言 JSNUG2009の A-1 ：“The brand new methodology” 登場！ 真のHW/SW協調検証を実現する “システム・プロトタイピング” の中で、 VMM-RP : Rapid Prototyping VMM-SP : System Prototyping をリリースする予定であるという発表が…
Verification Engineerの戯言 最近、「XXX力」という言葉や書籍がキーワードのようですが、 本日のJSNUG2009のベリフォアの 「コンフィギュラブル・インターコネクトシステム向けアダプティブ・テストベンチの構築」は、ベリフォアの「VMM力」を示すモノでし…
VMM ： The Next Generation -- Delivering Enhanced Ease-of-use, TLM 2.0 Support and Robust Block-to-to
Verification Engineerの戯言 VMM: The Next Generation Delivering Enhanced Ease-of-use, TLM 2.0 Support and Robust Block-to-top Reuse というWebセミナーが10/13に開催されます。 現在、登録中。 検証、Verification、SystemVerilog、VMM、Verificatio…
Verification Engineerの戯言 OVM WorldからVMM1.1.1 for Questa & IUSがリリースされました。 OVM 2.0.2 と Accellera VIP Interoperability kitと一緒に使うことができます。 検証、Verification、SystemVerilog、VMM、Verification Methodology Manual
Verification Engineerの戯言 SNUG Boston 2009でのMC3 Aglie Programming and MVSIMの A Giant, Baby Step Forward: Agile Techniques for Hardware Design Neil Johnson, Bryan Morris - XtremeEDA Corp. は、S/W業界で一時ブームになったアジャイルをH/W…
Verification Engineerの戯言 本日(9/17)、日本シノプシスからJSNUG 2009の正式アナウンスがありました。 VMM関連のセッションは、3つ。 A-6 : コンフィギュラブル・インターコネクトシステム向けアダプティブ・テストベンチの構築 A-7 : マイコン向けマクロ…
Verification Engineerの戯言 9/21(月)、22(火)にSNUG Boston 2009が開催されます。 VMM関連は、 ・ User Paper - Building a Best Practice VMM Interface VIP Template ・ User Paper - E To SystemVerilog Conversion ・ User Paper - SystemVerilog's Vi…
