Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

SystemVerilog for Verification

Verification Engineerの戯言

今回紹介するのは、「SystemVerilog for Verification」の著者であるChris Spearさんのホームページです。
ちなみに私の書評はこちら:http://www.kumikomi.net/article/review/2006/01sysver/1.html
http://chris.spear.net/

「SystemVerilog for Verification」に関しては、http://chris.spear.net/systemverilog/default.htm

です。本の一部はPDFとして公開されています。また、サンプルコードも公開されています。
それに、この本に関するインタービューもPodCastで公開されています。

SystemVerilogの他に、OpenVeraやPLIに関する情報もあります。
Veraに関する情報は少ないですが、ここにはかなりの数があります。
SystemVerilogのVerification部分の多くはVeraから持ってきているので、チェックの価値はありますよ!