Verification Engineerの戯言
Verification Guildに、Vera/RVM to SystemVerilog/VMM free conversion toolについて開発者からアナウンスがありました。
このツール、SNUG San Jose 2008のOpenVera/RVM to SystemVerilog/VMM Conversion: How to Avoid ‘Death By a Thousand Cuts’のようで、 3rd Place - Best Paper になったようです。
このツール、SNUG San Jose 2008のOpenVera/RVM to SystemVerilog/VMM Conversion: How to Avoid ‘Death By a Thousand Cuts’のようで、 3rd Place - Best Paper になったようです。
論文およびプレゼンテーション資料にアクセスするには、Synopsysのサイトのアカウントが必要です。
検証、Verification、SystemVerilog、VMM、Verification Methodology Manual
