はじめに
2021年8月19日(米国時間)に行われた Intl Architecture Day 2021 にて発表された HPC用GPU Ponte Vecchio。
PC Watchの記事。この記事によると、Ponte Vecchioの性能は NVIDIA の A100 の倍以上のようです。
Ponte Vecchio
プレゼンテーションビデオ：Xe-HPC and Ponte Vecchio - Architecture Day 2021 | Intel Technology、26分弱のビデオです。
47個の部品(大きなものだけ)から構成される Ponte Vecchio 。
説明のために下記のスライドを引用します。
一番下の Multi Tile Package の上にいろいろな Tile (シリコン)を載せて、Tile 間を接続し、1つのパッケージを実現しています。パッケージには、47個の Tile が載っています。
Multi Tile Packageの上には、EMIB Tile, HBM Tile Xe LinkTile, Base Tile が載ります。HBM TIle, Xe Link Tile と Base Tile 間は、EMIB Tile によって接続されます。また、2つの Base Tile 間も EMIB Tile にて接続されます。
Base Tile の上には、Forverosを使って、Rambo Tile (プレゼンテーションではほとんど説明が無かった)、Compute Tileが載っています。
Ponte Vecchio は、下記のような基板の上に実装され、1つのモジュール(OAM)として使われるようです。
Ponte Vecchioは、OAMだけでなく、x4 Subsystemや +S2 Sapphire Rapids というものも用意されているようです。説明のために、ビデオの15:54のところのスライドを引用します。
Sapphire Rapids とは、4つの Ponte Vecchio と接続していますね。Ponte Vecchioは2個のPCIe があるので、4個で8個のPCIe デバイスが接続する感じになるんですかね。
PCテクノロジートレンド 2020 - GPU編に載っていた Ponte Vecchioの図(これもIntelのスライドからだと思う)。説明のために下記に引用します。
- 2つのブロックがありブロック間は黄色い部分で接続(これは、EMIB?)
- 各8ブロックには8個のICっぽいもの。これは、Compute Tile
- 各ブロックの周りに4個のブロック、これは、HBM Tile
- 各ブロックの上のピンクっぽいブロック、これは、Xe Link Tile
- 各ブロックの下の黄色い部分、PCIe Gen5/CLX
- 各ブロックの下の灰色部分、これはなんだろうか？
- Rambo Tile はここには無いっぽい。=> 角度を変えた図をみると、Compute Tile の間に 黒っぽいものがあるとようです。
おわりに
Intel Ponte Vecchioは、NVIDIA A100の倍以上の性能ということですが、NVIDIAは2022年にAmpere Nextを発表します。現在のA100の2倍以上の性能はあると思うので、Ponte VecchioはNVIDIAのAmpere Nextと同じぐらいじゃないんですかね。
あたしの予測では、NVIDIAも 1die ではなく、2die 以上になるんじゃないかな？と思っています。A100のHBM2eは6個載っていますが、実際の6個の内5個を使っています。Ampere Nextでは、1 die で 4 x HBM2e (またはHBM3)で、2 die だと、Ponte Vecchioと同じように 8個のHBM2e 搭載になり、A100とは違って全部有効になるんだと思います。そうなると、最大40/80GB から 最大64/128GB になるんじゃないですかね。
結果としては、Ampere Next の die 間の接続はどうなるのかが気になります。
おまけ
Ponte Vecchio って、イタリアにある橋なんですね。この橋の写真はみたことがありました。写真は、説明のために、この記事から引用しています。
