はじめに
Intel の HPC用GPU、Ponte Vecchio。このブログでも取り上げています。
新しい資料と写真
HPC User Forum での講演資料：Ponte Vecchio: A Multi-Tile 3D Stacked Processor for Exascale Computing
The Huge Endeavor to Produce a Tiny Microchip に、Ponte Vecchio の Packege写真がありました。説明のために引用します。
この写真、大きい die は、Base die ですかね？
左右にある die は、Xe Link
8個あるのは、HBM2 の部分。
上記講演資料の25ページからの引用です。Base dieとHBM die が載っていない状態なんでしょうかね。
下記の写真は、1000億個のトランジスタを搭載したインテルのXe-HPC GPU「Ponte Vecchio」が登場 からの引用です。
このツイートが参考になりました。
By my crude estimation, there should be ~5400 pins for MDF between the base tiles and ~2850 pins for MDF between the base and Xe Link tile.
— Redfire (@Redfire75369) 2022年4月10日
That means about 105-110W of power is used just for D2D communication, excluding HBM.
