VMM ： RALのVirtual Registers and Fields

Verification Engineerの戯言 : SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

UVMがOVM 2.1ベースで正式版を検討中。

JL GrayさんのTwitterでは、火曜日(そう、今日)、ボストンにて(3日間も、これは、dennisさんのTwitterから)

    phasing, TLM, and register packages.

を決める模様。

VMMでは、RALがregister packages。RALはかなり長い間、VMMと共に使われてきたパッケージ。
RAL => SystemVerilog (VMM)へのトランスレータも付いている。
(IP-XACT => RAL変換ツールもSynopsysは提供している。)

RALには、Virtual Registerというものがある。Virtual Registerを使うことでRAMをレジスタにマッピングできる。

では、どのようにするか？Modeling Virtual Registers and Fields in RALを読めば、
どうすればいいかのヒントが得られるかも？

さあ、どうなるのか？UVMでのRegister Packages!!!

検証、Verification、SystemVerilog、VMM、Verification Methodology Manual