70% ?

Verification Evangelistの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

Verification claims 70% of the chip design schedule!

検証が全体の50％を越え、今や70％になっている。
既に、IPベース開発になっているので、新規に回路設計する部分は全体としては非常に少ないと思います。

外部から調達するIPは、個別での検証はしていると思いますが、
自分たちが意図した使い方で正しく動くかは、自分たちで確認しないといけないので、検証が必要。

IP単体を外部にて検証してもらうことは可能だけど、チップ全体はなかなか難しい。

結果、全体として検証している時間が増えるわけです。

それから調査レポートも調査の内容が検証に重きを置いていることを考慮する必要があります。
調査レポートは、事実ではありますが、すべてではありません。
あくまでもマーケティングの一部なのです。

そうはいっても、検証しないわけにはいかないので。

このブログの内容では、ソフトウェアに関することはあまり書いていませんが、
今はSoCの時代なので、ソフトウェアが必要。

そうなると、70%どころではなく、90%ぐらいになるのでは？

検証、Verification