Fixstarsが攻めている～ - Vengineerの妄想(準備期間)

@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

楽しそう。。。。。

記録のために、内容を引用します。

  ■ 仕事の内容
     DNN最適化フレームワーク研究開発

  ■ 具体的には
    NN圧縮の実用化に貢献できる
    複数のDLフレームワークをサポート
    NNや学習データのHalide　DSL変換機能のサポート

  ■ プロジェクトのやりがい
    DL技術の実用化に貢献できる
    最先端のDL最適化研究開発に携わることができる
    コンパイラチームとの技術的な連携によって最適化されたNNが多くの製品に組み込まれる可能性がある
    研究成果の論文発表、講演等ができる
    将来のFPGA回路開発を変えられる可能性を秘めている

  ■ 求めるスキル
    C/C++のプログラミング経験
    Tensorfliw、Caffe、Chainerなどのフレームワーク経験

  ■ 次のような経験・知識がある方は歓迎します
    関数型プログラミング言語使用経験者
    高位合成ツールを用いた回路開発経験者
    FPGA開発経験者
    コンパイラの開発経験者

  ■ 勤務地
    本社

　 ■ 求めるスキル、

　　C/C++のプログラミング経験
　　　=> はい、あります。Cは30年以上前から、C++は昭和の時代から、ただし、C++11とか14とか17になると、？
　　
    TensorFlow、Caffe、Chainerなどのフレームワーク、
　　  => あ、フレームワークを使ったことはないですが、ソースコードの解析はやっています。

  ■ 次のような経験・知識がある方は歓迎します

    関数型プログラミング言語使用経験者
      => ありません。。。。

    高位合成ツールを用いた回路開発経験者
　　　=> 趣味の範囲では、

    FPGA開発経験者
      => 趣味＋アルファ程度なら

    コンパイラの開発経験者
　　　=> 出来ると楽しそうですが、残念ながらありません。

  ■ 勤務地

    本社
　　  => 今の勤務先より、30分ぐらい遠くなります。。。残念