@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログでも2011年10月24日に書きましたSynopsysのHECTORが正式にアナウンスされました。 Synopsysのサイトには、HECTORの概略のページもアップされ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった COPRTHR SDKは、オープンソースのOpenCLの実装です。 AMD、NVIDIA、IntelだけがOpenCLはコンパイラ&ランタイムを無償でWindowsやLinux版を提供していま…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDA ExpressのAltera/Xilinx売上推移（09年Q3-12年Q4）を見てみると、 営業利益率高いですね。20%以上です。 売り上げが四半期で500Mドル前後で利益が軽…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 64bitのARMコアのSoC開発が本格的になってきました。 Qualcomm Set to Develop Server ARM-Based System-on-Chipsでは、 QualcommもSoC開発をしていると…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DesignCon 2013が来週(1/28-31)に開催されますね。 各カテゴリのPAPER AWARD WINNERSは公開されています。 とあるツイートでリンクが貼られていたのが、…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAデザインコンテストというものがあるようです。 このコンテストのために、Impulse C/CoDeveloper の貸出もしているようです。 日頃の電子工作の成果…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SCGPSim: A Fast SystemC Simulator on GPUsは、 GPGPUを利用してSystemCのシミュレーション時間を短縮するというもの。 SystemCのコードをCudaのコード…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDA Expressの S2CがVirtex-7 4個搭載のプロトタイピング・ボード「Quad TAI Logic Module」を発売によると、 XilinxのVirtex-7 2000Tを4個も搭載したプ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった A Cluster, Shipping and a New Leadでは、 Parallella Boardを8個、イーサネットで接続し、MPI通信ができるようになったというもの。 ZedBoardがベース…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、 Functional Verification Survey -- Why Gate-Level Simulation is Increasingにて、 リチャードさんがゲートレベルシミュレーシ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Reuse & Designの記事、An Example Verification Environment for Different Types of Processor Modelsは、テスト用言語にC言語を利用したケースに関す…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TED プログラマブル ソリューション 2013 セミナが 2/1(金)、品川コンファレンスセンターで開催されます。 参加費は無料。ランチ&ビアフェスタ付き。 引…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Parallelaは、ZedBoardを使っているのParallelaがSDKのソースコードを公開しました。 開発環境もダウンロードできるようです。 Twitter IDは、@parallel…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログ、 Software-Driven Verification – a Hot Topic for 2013?の最後に出てきたKozioという会社。 VTOSというツールを出しています。 ど…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 2012 Review: Emulation is necessary for SoC designsでは、メンターのハリーさんがSoC検証について語っています。 デジタルな検証だけでなく、次のよ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TTA-based Co-design Environment (TCE)というASP(Application Specific Processors)の開発ツールがあります。 このツールは、合成可能なVHDLコードを生…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがOpenCLを使って、FPGAの実装ができるソリューションをEAPとして提供しています。 OpenCLはアクセラレータ(GPUやCPU)での並列処理を記述できるも…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった XilinxのZynq、AlteraのSoC FPGAがリリースされ、いよいよ俺様SoCが手に入るようになりました。 SoC FPGAは入手困難ですが、 ZynqならZedBoardが$395な…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Tegra4が発表されました。プレスリリースによると、 引用 GeForce GPU with 72 custom cores Quad-core ARM Cortex-A15 CPU, plus a 2nd Generation Bat…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今年から(昨日までブログも修正しました) 「Verification Evangelistの戯言」から「@Vengineerの戯言」にしました。 検証(Verification)関連だけでなく…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ケイデンスのブログでリチャードさんが Software-Driven Verification – a Hot Topic for 2013?というタイトルでアップしています。 ええええええ、2013…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraがOpenCL最適化エンジニアを募集中。 OpenCL Optimization Specialist Applications Engineer Altera - San Francisco Bay Area (アメリカ合衆国 …