Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

Cadence : uRM、続編

Verification Engineerの戯言

EDA EXPRESSにCadence DA SHOW/CDNLive!でのURM関連記事がアップされました。

http://www.eda-express.com/news/?m=p&idno=1087

どうやら、URMはまだ限定ユーザー様のみリリースされているものですね!
オープンソースとして公開されるようです。AVMと比べてみたいなー!

これでSynopsys、Cadence、MentorのSystemVerilogベースメソドロジーが揃いました。
VMMはVeraベースのRVM、URMはeベースのeRMをベースにしています。
AVMはオリジナルで、SystemVerilogベースとSystemCベースがありますが、
内容的にはSystemVerilogの方が充実しています。

RVM/eRMはVerification 2.0のHVL(Veraとe)をベースにしたメソドロジーで実績があるので、OK!

それでは、AVMはどうか?

たぶん、9月4日(京都)、7日(東京)で開催されるEDA Tech Forum(http://www.edatechforum.jp/)で
何らかの発表はあると思います。

「Directed Test、Constraint Random Testに続く第3世代の検証技術」というセッションもありますし!