UVM 1.0 : UVM Run-Time Phases Primer (その1)

Verification Engineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった

UVM WorldにUVM Run-Time Phases Primerがアップされています。
これは、UVM 1.0で導入されたPhaseの中で、
runフェーズ内で実行される各フェーズをどのように使うかというモノです。

特に下記のリセット関連のフェーズです。

    pre_resetフェーズ
    resetフェーズ
    post_resetフェーズ

リセット開始からリセット解除の部分は、通常やりますが、
リセット開始前にリセット信号を不定にするということを
pre_resetフェースでやるというのは分かり易かったですね。

検証、Verification、SystemVerilog、UVM、Unified Verification Methodology