2012-10-04 Vivado HLSで浮動小数点を実装 FPGA #技術職 Verification Evanelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinx Application Note: Floating-Point Design with Vivado HLSでは、プラグマを使って、Vivado HLSでHDLに変換するための例題が載っています。 浮動小数点演算をLogiCORE IP Floating-Point Operatorにマッピングするのね。 一般的には、こういうのはノウハウなので公開しないのですが、Xilinxさん太っ腹です。 検証、Verification、FPGA
