…ndle = gmem1 #pragma HLS INTERFACE m_axi port = o_vec bundle = gmem0 static hls::stream<float> vec_stream("vec_stream"); static hls::stream<float> mat_stream("mat_stream"); static hls::stream<float> out_stream("out_stream"); #pragma HLS dat…

…s://t.co/dM1tZq6mcH pic.twitter.com/5tOhv0Md32— Vengineer＠ (@Vengineer) 2024年3月24日 "研究開発チームと工場は密に連携できるのだろうか。これらはすべて、成否のカギを握る重要な…" ＴＳＭＣ 世界を動かすヒミツ"著者: 林 宏文, 牧髙光里, 野嶋 剛 https://t.co/qvXmoV2Hom pic.twitter.com/b1s0k9Q9El— Vengineer＠ (@Vengineer…

…想を振り返ります SM160 はあってた 妄想の会、その1にSMを160/176/192で予想していました。下限の160で合っていました。 vengineer.hatenablog.com B100、TSMC N3Eを想定していましたが、N4Pなのでそれほど入らないですね。。。 Grace + Blackwell x 2 下記は、Grace + Blackwell x 2のボードです。 Blackwell 2 die 208 B transistors : Hoppoer の…

…020.10 N5 M1 : 2020.11 N5 iPhone 13/A13 : 2021.9 N5 M1 Pro/Max : 2021.10 N5 M2 : 2022.6 N5P iPhone 14 /14 Pro/A16 :2022.9 N4P M2 Pro/Max : 2023.1 N5P iPhone 15 Pro/A17 : 2023.9 N3 M3/M3 Pro/Max : 2023.10 N3 Mシリーズの発売時期の間隔 M1 : 2020.11 N5 11ヶ…

…com/BPHpheM1vp— Vengineer＠ (@Vengineer) 2023年12月21日 となると、上記の図より大きな L3 Cache Die が必要になりますが、2つの L3 Cache Die にすればいいのでは？ NVIDIA B100では、2 x GPU die + 2 x L3 Cache Die + 8 x HBM という構成を前提に妄想すると、 HBM4 を上に載せる場合は、2 x GPU die + 4 L3 Cache Die + N x H…

はじめに Mediatek Dimensity 9200についてこのブログに書いたのは、2022年11月11日 vengineer.hatenablog.com 1年経って、Mediatek Dimesity 9300 の紹介 Mediatek Dimesity 9300 wccftech.com CPUは、 Cortex-X4 x 1@3.25GHz <= Cortex-X3 x 1 @3.05GHz Cortex-X4 x 3@2.85GHz <= Cortex-A715…

…om/AY65anQm1C— Longhorn (@never_released) 2023年11月10日 記録のために画像を引用します。72コアで最大周波数 3429MHzで動いているのがわかります。NUMAノードが9個で、ノード0に72個のCPUがあることが分かります。 下記の投稿では、各ノードのメモリ容量が分かります。 NUMA node 0: CPU memNode 1: gpu pic.twitter.com/drvWV25Udm— Longhorn (@never…

…か？ 下記のように、M1 Pro => M1 Max, M2 Pro => M2 Max でだいたい 1.7倍弱なんですが、M3 Pro => M3 Max では、2.5倍弱ですよ。 die shot M3 MAX 明らかにデカい。縦だけでなく、横もデカい。 M2、M2 Pro、M2 Max, M2 Ultra の時と比べても、明らかにデカい。 M1 Pro => M1 Max, M2 Pro => M2 Max の時は、Pro をベースに、GPUを増やす感じだったのだが、M…

はじめに Raspberry Pi 5 の Linux Kernel の Page Size は 4KB ではなく、16KB です。 bcm2712_defconfig arch/arm64/configs/bcm2712_defconfig に、 CONFIG_ARM64_16K_PAGES=y で、Page Size が 16KB です。 Linux Kernel firmware/modules の中を確認すると、下記のように 6.1.54-v8_16k+ になっていま…

…m0 { }; pwm1: &rp1_pwm1 { }; spi0: &rp1_spi0 { }; spi1: &rp1_spi1 { }; spi2: &rp1_spi2 { }; spi3: &rp1_spi3 { }; spi4: &rp1_spi4 { }; spi5: &rp1_spi5 { }; csi0: &rp1_csi0 { }; csi1: &rp1_csi1 { }; dsi0: &rp1_dsi0 { }; dsi1: &rp1_dsi1 { }; d…

…SoCと同じで、ARM1176JZF-Sということになりますね。 下記の rp1.dtsi では、RP1の各I/Oの設定を行っています。 github.com 16K Page bcm2712_defconfig を覗いてみたら、 CONFIG_ARM64_16K_PAGES=y とありました。Raspberry Pi 5 は、Page Size は 16KB のようです。Appleは Page Size = 16KB ですね。Android も 16KB をサポートするかも…

はじめに XのTLに流れてきた下記の投稿。ツイートなんだけど、画像がうまく使われていて、なんか記事を読んでいるみたいです。 Google is working on a new developer option in Android that will swap out your device's Linux kernel with one that uses a 16K page size.Compiling the kernel to use 16K pages coul…

はじめに NVIDIAの Grace 用の Linux Kernel 、github にあります。 64K PAGE SIZE ちょっと散策していたら、64K PAGE SIZE をサポートするように、defconfig が修正されていました。 CONFIG_ARCH_VISCONTI=y CONFIG_ARCH_XGENE=y CONFIG_ARCH_ZYNQMP=y CONFIG_ARM64_64K_PAGES=y CONFIG_ARM64_VA_BITS_48=y CO…

はじめに Intel N100 (Alder Lake-N) が意外と使えるのでは？と思い、2017発売の Core i5-7500と比較してみました。 第8世代になると、Cacheが8MBになるので、第7世代と比較 比較結果 www.cpubenchmark.net 下記の表を上記のサイトから説明のために引用します。Single Thread Raiting / CPU Mark は N100の方がいいです。 そして、消費電力は N100 が 6W に対して、Core i5…

はじめに AMDがMI300Xを発表しました。MI300Aに対して、CPU die x 3 の変わりの GPU die を追加し、GPU die が4つになります。また、メモリHBM3が各GPU dieに対して、24GB で 8個のHBM3 で 192GB搭載されています。 www.youtube.com www.youtube.com AMD Instinct MI100 : 2020.11、TSMC 7nm、750 mm²、HBM2(32GB) MI250X/M250 :…

…デバイス単体 CCGM1A1 は 4,575円のようです。 XC7S25-1CSGA225C が Digi-Key では、5,837円です。Mouser は 5.710円です。 CCGM1A1 (20,480 CPEs) - CCGM1A25 (512,000 CPEs) : A25 は A1 の 25倍のようです。ただし、A25はまだ出ていないようです。 開発用ツール Cologne FPGAs are programmable with the Yosys framewo…

…nel)に分割する機能を備えている。128-bit I/Oラインが、64-bitずつ分割されて独立したチャネルのようにアクセスができる pc.watch.impress.co.jp 「HBM2でも、基本は4個のダイで8チャネル幅だ。しかし、HBM2では、2-Hiスタックの場合は、2個のダイでも、8チャネル幅にできるようにした。HBM1では、8チャネル幅には必ず4個のダイが必要だった。ここが大きな違いで、より少ないDRAMダイ個数で、フルの帯域を得ることができるようになった」。

…s)で接続、CPUとM100間は PCIe Gen4 x16 で接続。ネットワークはSlingshot-10 (12.5+12.5GB/s、100GbE) Crusher is a 192-node HPE/Cray EX supercomputer with one 64-core AMD EPYC 7A53 “Optimized 3rd Gen EPYC” processor, 512 GB of DDR4 memory, and 4 AMD MI250X, each w…

…thic のチップ、M1108 というものです。 vengineer.hatenablog.com 下記の記事に、M1108が搭載されている M.2 Boardの写真があります。説明のために引用します。 mythic.ai 上記の EETimes の記事に載った M1076 の M.2 Board の写真を説明のために引用します。 M1108 と M1076 の差は、Board に載っている部品の差ですかね。 M1076 の仕様は、 25 TOPS (INT8) 3W 次のプ…

…6 : Apple M1ってどんなもの？ 2020.11.26 : Apple M1でTensorFlowがめっちゃ速くなったって。 2020.12.02 : M1でやってるらしい（Apple用の）最適化について、だって。 2020.12.03 : Apple M1は、何故？、速いのか？ 2020.12.04 : Apple の今後を妄想してみた 2020.12.06 : mac 関連、Arm版Windows と AWS 2021.01.23 : Apple M1でLinux…

…og.com にて、M1 Pro/M1 Max の SSD は8個付くことが確認できました。 また、先日(1/18)の M2 Pro/M2 Maxの発表の時のブログ vengineer.hatenablog.com でも、SSD は8個付くんじゃないかということになりました。 Mx機のSSDの整理 AppleのMx搭載のマシンのSSD仕様を確認しました。 M1 : SSD : 2個 : 256GB/512GB/1TB/2TB M2 : SSD : 2個 : 256GB/512…

…の人じゃないです。 M1 Max/Proの説明の時の人、今まではこの人でした。SVPなので結構偉い人です。 M2 Pro/M2 Max は、TSMC N5P (第2世代5nm) M2 Pro/Max の写真が分かるツイートです。説明のために引用します。 Apple M2 Pro and M2 Max.M2 Pro:- 12 CPU Cores, 19 GPU Cores, 16x Neural Engine- 40 Billion Transistors- up to 32 …

…の？ March 2023 にPCに搭載されたものが出てくるようです。 おわりに AI Engine って、Versal AI Engine と同じようですが、プログラミングも同じようにするのでしょうかね。。。 Intel は、第13世代 Core では、Mobileye VPU を M.2 で接続し、第14世代 Core では Chip ないに取り込むようです。 AppleのM1から遅れること3年。ノートPCには、NPU(AIアクセラレータ)が搭載されることになるんですね。

…いです。Apple M1 (TSMC 5nm) が 119mm2 ですので、それよりもちょこっと小さいです。M1のCPUコアは、big x 4 が 3.2GHz、little x 4 が 2.064GHz です。 Ageis Server AEGIS CPU chiplets をベースに、DDR chiplets, I/O chiplets, Accelerator chiplets にて、サーバーを構築するというものです。 下図の左側は、DDR5 chiplet を6個使用…

…3 : Apple M1 Ultra 3/20 : AMD Ryzen / Threadripper I/O die 3/27 : NVIDIA H100およびGrace、その1 4/3 : NVIDIA H100およびGrace、その2 4/10 : AMDのDPUを開発している会社(Pensando) を買収から、Intel、NVIDIAはどうしているについて 4/17 : Cache 積層について 4/24 : NVIDIA GeForce の die size 5/1…

…たが、Versal CPM CCIX の中で使われているんですね。おまけに、CMN-600 も入っている。 ちょっとびっくりです。 Versal プライムなら、VM1302/VM1402/VM1502/VM1802/VM2202/VM2502 に CCIX PCIe が入っています。 Versalプレミアムでは、VP1002/VP1052(CPM4)、VP1202/VP1502/VP2502/VP1552/VP1702/VP1802/VP2802(CPM5) が入っています。

はじめに MediaTekのDimensity 8200が発表されました。 pc.watch.impress.co.jp Demisity 8200 CPU : Cortex-A78x4 (3.1GHz@1 + 3GHz@3) + Cortex-A55@2GHzx4 GPU : Mali-G610 ISP : Imagiq 785 Memory : LPDDR5-6400 Storage : UFS 3.1 APU 580 TSMC 4nm Midrange スマホのSoCで…

…コア？ Apple M1 Max のコア数は、10コアでしたが、M2 Max のコア数は、12コアになるのではと。。 メモリは、M1 Max では 64GBが、M2 Max では 96GB になると。M1 Max では、DRAM、4個載っていましたが、6個になるのか？4個で容量を増やすのか？ M1 Pro/Max は、TSMC N5 で開発 (2021年秋) vengineer.hatenablog.com M2は、TSMC N5Pで開発 (2022年春) vengineer…

…u で Apple M1 よりいいスコアを出したと。 wccftech.com Mediatek Dimesity 9200 CPU : Cortex-X3 GPU : G715 sumahodigest.com 下図は、上記の記事より引用しています。 QualcommのSnapdragon 8+ Gen1 を抑えて、Dimisity 9000+ がトップになっています。 TSMC N4 CPU : X2x1@3.2GHz/A710x3@2.85GHz/A510x4 GPU …

…t.M_AXI_HPM1_FPD.master.IF : ARESET_N can't be X/Z after 1 cycle of clock. To downgrade, use <hierarchy_path to VIP>.IF.set_enable_xchecks_to_warn(), or filter using clr_enable_xchecks. [510] : *ZYNQ_MPSoC_BFM_INFO : POR and STRB Reset call…