Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

2016-01-01から1年間の記事一覧

Cerebras Systemsという会社が動いているみたい

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cerebras Systemsっという会社に転職したという人が居た。 知らない会社名だったので、Google君に聞いたら、 サイトには、 Cerebras is a stealth-mode …

ソシオネクストのF-Cue : 96Boards

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Linaro™の96Boards™仕様準拠「F-Cue」を受注開始 MB86S71を搭載した96Boards F-Cue MSB7701-C01 30,000円 (11月14日より) F-Cue EXTENSION BOARD (Ether…

ModelSim Intel FPGA Starter Edition (16.1)

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ModelSim Altera Starter Edition (16.0)の続き。 今回から ModelSim Intel FPGA Starter Edition になったようです。 v16.0は、ModelSim 10.4dでしたが…

CadenceでもRISC-V

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Cadenceのサイトでも、RISC-Vが取り上げられています。今年のDACからですね。 Breakfast Bytes Blogs書いているPaul Mcleelanさん。前職がSemiWikiで、V…

Chisel3とFIRRTL

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Chisel3 Chisel3は、Chisel2よりもモジュラリティが良くなったんだって。 Chisel3からVerilog HDLへの変換は、 ・Chisel3 (Scala) を FIRRTL ("Chisel R…

Chisel

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Chisel ビデオ:Chisel Quick Tutorial - 1st RISC-V Bootcamp Chiselは、UC Berkeleyで開発されたオープンソースのhardware construction languageです…

BOOMとRocket Chip Generator

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった The Berkeley Out-of-Order Machine (BOOM): An Industry-Competitive, Synthesizable, Parameterized RISC-V Processor 2nd RISC-V Workshopのビデオ R…

GAP8

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった IoT processor beats Cortex-M, claims startupにあるGAP8というチップ。 昨日このブログでも紹介したPLUPベースの模様。 It will include eight such c…

PULP と PULPino

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週は、 来年のDesign Solution Forumの特別セッションで取り上げる予定の RISC-Vについて、 いろいろと調べたものをアップしたいと思います。 Swiss o…

LegUp ComputingもRISC-V

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日、いつものように図書館で色々やっていたら、見つけた。 LegUp Computing Inc. LegUp Computing Inc. え、トロント大のあのLegUp 書いてありました…

Wave Computing

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Wave Computing: a Dataflow Processor for Deep Learningによると、 Wave Computingは、dataflow processing elementを4個でクラスタを構成し、 8〜64…

Intel Beignet 1.2

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel OpenCL Beignet 1.2 Was Quitely Released, No Sign Of OpenCL 2.0 In Sightだったけど、 Intel's Beignet OpenCL For Linux Now Supports LLVM 3…

CAPI SNAP

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった OpenPOWER Makes FPGA Acceleration a “SNAP” The framework is key for developers or anyone else looking to bring the power of FPGA acceleration …

Tegraの省エネ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Tegraの省エネってどうやっているかを気になっていたんだけど、 Tegra 186を調べていたら、見つけた。 arm64: tegra: add BPMP support This series int…

Tegra 186

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Tegra 186がLinuxでサポートされ始めている。 って、Tegra 186 ってなんだ? たぶん、Tegra X2とか言われているPARKERのこと。Wikiによると、 Tegra-P1 …

今日は、ISDF2016ですね

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、ISDF2016ですね。 プラチナスポンサーは、マクニカなんですね。 あたしは確かソフトウェア・トラックに申し込んだような気がする。 どちらでも…

ComputeCpp™ Community Edition

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Updated ComputeCpp™ Community Edition Release 昨年の12月のSYCLとComputeCPPから結構経ったけど。 Codeplay Releases Free Community Edition Beta o…

10月の映画鑑賞

映画好きの戯言 今月は10本。今年55本(内、DVD/BDは51本)。 トランス(2013)/TRANCE ダニー・ボイル監督作。 ジェームズ・マカヴォイがいい味出している。 ジェームズ・マカヴォイは、ウォンテッドで主役になり、アンジーと共演。 最近では、X-MENシリーズの…

R-Car M3

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ルネサス、第3世代R-Carの第2弾SoC「R-Car M3」を製品化-開発キットも提供 このブログでも2016年2月6月に書きました、64ビット版R-Car H3によると、 「R-Car M3」を搭載した「R-Car …

Mediatek Helio 30X

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Mediatek Helio 30XもQualcommのSnapdragon 830と同じく10mnで開発だって。TMSCだけど。 MediaTek Helio 30X to be first TSMC 10nm chip, says paper Helio 30Xのスペックは、 ・A7…

Huawei Kirin 960

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Huawei Unveils Kirin 960 Processor with the Powerful Mali-G71 GPU Kirin 960は、 ・Cortex A73 @ 2.4GHz ・Cortex A53 @ 1.8GHz ・GPU : Mali-G71 MP8 Kirin 950/955は、 ・Cort…

Mediatek X20な96Boards

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Mediatek X20 Development Boardが出ている。 日本には代理店が無いようですが。 スペックは、96Boards準拠なのでI/Oは決まっていますが。。。 Application Processor Mediatek X20 …

Hisilicon D02/D03

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった HisiliconのD02 BoardとD03 Board D02 Boardは、 ・16コアのCortex-A57@max 2.1GHzを最大2つ搭載可能 ・2つのメモリコントローラ(DDR3)、4スロットx2で最大8スロット) ・PCIe (x8 x …

DragonBoard 410cが値下げて、9800円に

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった DragonBoard 410cが日本でも買えますが、11000円が9800円に値下げされました。 おまけに、ケースも出来たようです。 DragonBoard 410cは、 96boards規格のARM Cortex-A53x4コアのQua…

PYNQ いろいろ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Pynq 2016年9月4日、Pynq 2016年10月1日、Pynqのお値段 Zybo で Jupyter + PYNQ のソース を動かす。 わざわざPYNQを買わなくても、Zyboでもある程度で…

BOOM と FIRRTL

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Rochet Chip Generator Rocket Chipのビルドと同じように。 The Berkeley Out-of-Order Machine (BOOM) Design Speci cation BOOMをビルドしてみる。 Pa…

Xerox Altoが復活したというお話

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった まー、月に何日も見ているわけですらかね。記録として残しておきます。 Y CombinatorがXerox Altoを復活させたお話です。全部で1話 + 10話。Xerox Altoは、1973年に出来た。AppleのJ…

Snapdragon 830

SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった QualcommのSnapdragon 830は、Samsung 10nmでの開発になるんだって。 Samsung set to make 10nm Qualcomm SD 830 10nmって、一体開発費は幾らになるのだろうか? Snapdragon 820搭載…

ARM A72を搭載したSoC、いろいろ

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Linux 4.8では、RockChip RK3399がサポートされた模様。 RockChip、Cortex-A72を採用したヘキサコアプロセッサ「RK3399」を披露 引用 RockChip では初の…

ARMADA 8040 Community Board

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった このブログで6月に、Marvel MochiベースSoCを正式に発表、で書いたCortex-A72搭載のARMADA 8000シリーズが買えるようです。 ARMADA 8040 Community Boar…