@Vengineerの戯言 : Twitter
SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった
今日は、Design Solution Forum 2019 ですね。
このブログが公開される時間は、もう会場への移動時間で電車に乗っていると思います。
Design Solution Forumは、2014年から始まって今年で6年目です。
昨年までは主催側でしてが、今年は発表側になりました。
過去5年間を振り返ってみます。
あたし的には、2、3年先を見込んだ講演を皆さんにお伝えしたいということで、
を取り上げてきました。
そして、講演していただいた皆さんは、今ではお忙しいので講演をお願いできないのではと思っています。そういう意味で、あたしにとっては、Design Solution Forum って、いい意味での実験であったんですよ。というか、遊び場、、、かな。。
こちらが最初(2014年)の時のブログです。
その時の特別企画が 「SystemVerilogハッカソン」です。
その時に参加された人とは今ではTwitterのTLで繋がっていますね。
2015年の企画は、「高位合成をディスカッションする会」でした。小部屋に集まって、結構盛り上がりました。
2016年のブログ、なんか、かなりあっさり。
こちらに詳しく書いてありました。2016年の企画はファシリテーターによる「高位合成をディカッションする会」でしたね。
FPGAのトラックも盛り上がりました。「Image & Vision 」Trackでは、ディープ・ラーニング関連として、Googleの佐藤さんにお話してもらいました。
2017年は、2016年の「ディープ・ラーニング」トラックに加えて、「RISC-V」トラックを設けました。RISC-Vあれから、どんどん盛り上がっています。日本でRISC-Vといえば、msykphinz さんです。講演していただきました。その後、msykphinz さんの活躍(講演や寄稿)は凄すぎます。。。
ディープ・ラーニング関連では、Ideinの中村さんにお話いただきましたが、この時まだ、IdeinさんのラズパイのGPUでのディープ・ラーニングの凄さが皆さんに伝わっていなかったようでした。懇親会で中村さんがラズパイでデモされていましたが、それほど、人気が無かった。今なら、凄い人が集まってきたと思いますが、その前に、お忙し過ぎて講演お願いできなかったと思います。
vengineer.hatenablog.com
昨年2018年は、実行委員からお手伝いに変わって。。
追記)、2019.10.04
空席が多いと、ちょっと寂しいなと思っていましたが、
会場満員でした。ほっとして、発表ができました。
午後の座談会にも30名ぐらいの方に参加していただきました。
ありがとうございます。
