Vengineerの妄想(準備期間)

人生は短いけど、長いです。人生を楽しみましょう!

A Register Package for UVM - uvm_register-2.0 Release

Verification Engineerの戯言 : SystemVerilogの世界へようこそ


UVM Worldではなく、OVM Worldに!

メンターのブログ、UVM Register Package 2.0 Available for Downloadもあります。

なお、UVM-EAが必要です。

検証、Verification、SystemVerilog、UVM、Unified Verification Methodology