Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今週は夏休みなので、5時起きで通勤しないのが嬉しい Intel Neural Compute Stick、X86-64だけでなく、Raspberry-Piもだって。 このツイート…

映画好きの戯言 7月の映画鑑賞は、9本 (DVD x 9本)。合計(60 = 51 + 9) セル(2016)/CELL 1408号室のジョン・キューザックとサミュエル・Ｌ・ジャクソンが出ている。 かなり前に原作本読んだけど、あんまり覚えていない。。。 なんか、ゾンビ映画になっている…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録のために、残しておきます。 Nextplatformに記事 Parameter Encoding on FPGAs Boosts Neural Network Efficiency、2017/7/10 著者(Nico…

Vengineerの戯言 : Twitter、Slideshare、p SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Z-turnのもっとお安いもの。Z-turn liteが出ると。 Z-turnは、Zynq-70010 or Zynq-7020 でしたが、 Z-turn liteは、Zynq-7007S or Zynq-7…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Bash on Ubuntu 16.04LTS on Windows 10でVivado 2017.2しましたが、 Intel ModelSimは32ビットアプリのため、Bash on Ubuntu 16.04LTS on W…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった FPGAマガジン No.18のオフ会が9月22日(金)の19:00～21:00で開催されます。 申し込みは、ここから。 特集筆者の「石原ひでみ」さん他、FPGAマ…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel、世界初のスティックPC型AIアクセラレータ ディープラーニングエンジンをUSBチップ化してエッジコンピューティングをサポートするMovi…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日、7月25日。世の中的には土用の丑の日ですね。 それから、 「FPGAマガジン No.18」と 「インターフェース9月号」の発売日です。 FPGAマ…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Interface8月号オフ会「ディープ・ラーニングのイロハ＆夢を語る」 特集記事じゃないんですが、 一応、Twitterアカウント名(@Vengineer)で記…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ヘネパタ第6版はRISC-Vで全面刷新？ やっぱ来たよ。教科書であるヘネパタの第6版は、RISC-Vということに。パタヘネは既にRISC-V。。。 今年…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel Stratix 10 MX ・Hard HBM2 controller & 3D stacked HBM2 ・14nm FinFET ・3D Sip ・PCIe Gen3x16 ・100GB Ethernet MAC等 ・Cortex-…

engineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Mentor Ushers in New Era of C++ Verification Signoff with New Catapult Tools and Solutions メンターのHigh-Level Synthesis and RTL Lo…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Announcing the Compute Library 17.6 リリースノート このリリースで、 ・Machine Learning ・Lower precision ・Sub-tensors ・Histogram …

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ソニーの画像処理IC設計手法が進展、SystemCに形式検証 ソニーさんは、SystemCの黎明期からずーと使われているようですね。 あたしがSystemC…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zynqnet 修士論文およびその実装。 実装は、Xilinx Zynq XC-7Z045を搭載したカスタムボード。 Vivado HLSのコードで提供されています。 コン…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった SystemVerilogによるテストベンチ実践会(その1) SystemVerilogによるテストベンチ実践会(その2) SystemVerilogによるテストベンチ実践会(そ…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった N2D2 マニュアルはPDFで公開されている。60頁。 Page.7-8 引用 1.5 Hardware exports Once the learned DNN recognition rate performances …

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Build an open source MCU and program it with Arduino、日本語訳もアップされました では、Digilent Arty-7 Boardに、SiFiveのFreedom E31…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ADAPTEVA STATUS UPDATE ということで、アップデートがありました。 引用 ・Adapteva is profitable and will stay open indefinitely barri…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ThinkPad 13 (メモリ32GB、ストレージ512GB)を買ったので、セットアップ。 1)、初期設定 2)、マカフィーインストール 3)、Chomeインストール…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zerotech’s palm-sized Dobby AI drone uses DeePhi machine-learning algorithms running on 3W Xilinx Zynq Z-7020 SoC Xilinxが出資したD…

VVengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった マイクロソフトのマシーンラーニングのライブラリ： Githubで初期プレビュー版が公開されています ELL (Embedded Learning Library Cortex-…

engineerの戯言 : Twitter、: [http://mobile.twitter.com/vengineer Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Reconfigure.ioというのがあるのね。英国の会社。 Amazon EC2 F1でも動くのね。 なんと！ …

engineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Validating a master AXI4 interface using the Verification IP as a slave Validating a master AXI4 interface using the Verification IP…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった BaiduのFPGAクラウドサーバー (中国語ですが、Chromeだと、日本語に翻訳してくれますよ。かなりまともです。) Xcell Daily Blog : Baidu’s F…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、AWS EC2 F1について、みんなでワイワイ調べる会ということで、 一時的には31名まで参加者増えましたが、結果として17名(+あたし)で…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった なんか、FreechipsProjectなるものが。。。 rocket-chip chisel3 firrtl firrtl-interpreter chisel-testers が CB-BAR から移動したようで…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日は、AWS EC2 F1について、みんなでワイワイ調べる会です。 初めて、コワーキングスペースで行います。 どんな感じになるのか、楽しみで…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった XilinxのreVision 6月27日のWebinar後、デモ情報が公開されましたね。 デザイン例に、 コンピューター ビジョン デザイン サンプル 引用 ・L…

Vengineerの戯言 : Twitter、Slideshare SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Polyphony: A Python-Based High-Level Synthesis Compiles, OpenSuCo, ISC 2017, Jun 22 2017 PDF githubは、こちら Page.30に Application…