@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AMD working on 7nm 48 core processor Naplesというコードネームのチップは、14nm FinFETで2017年に32コア/64スレッドで出てくる。 10nmをスキップして…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった そんなに需要があるのか？ Python Intelがわざわざ、Pythonを提供するのだから。。。 Intel® Python* on 2nd Generation Intel® Xeon Phi™ Processors: …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった PCWatch : Intelがスパコンカンファレンスで「Knights Landing」を正式発表 ISC 2016の資料かな？これ チップの写真、タイルが綺麗に並んでますね。 72…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 皆さんも既に知っていると思いますが、 今年(ISC 2016)の TOP500は中国の「太湖之光」、 GREEN500の1位は日本の「菖蒲」 PCウォッチ：中国産スパコン「…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった TwitterのTLから。 SpiNNaker: A Multi-Core System-on-Chip for Massively-Parallel Neural Net Simulation ニューラルネット用。 ARM986E-Sコアを18個…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Pascal搭載のTegraを紹介しましたが、 このTegraの名称は、Tegra-X2になったようです。 NVIDIAの資料、Embedded Supercomputing at NVIDIAの11頁にあり…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として。 An introduction to Grid-processors: Parallella, Kalray and KnuPath Parallellaは、このブログでも何度も取り上げましたね。 Karlayは…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった いつものTwitterのTLから。 Investigating Cavium’s ThunderX: The First ARM Server SoC With Ambition 2頁目に全体のブロック図が。コレによると48個…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Mali-G71でやっとACELiteからACEを対応に。これでやっとHSA対応になった。 ARMのブログ、 Exploring How Cache Coherency Accelerates Heterogeneous Co…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ザイリンクス、16nm Zynq Ultrascale+ MPSoC に対応した新しい SDSoC 開発環境をリリース SDSoC 開発環境 2016.1では、Zynq Ultrascale+ MPSoCをサポー…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった APM X-Gene 2の性能から2年半。 昨日のExynos M1のGCCのMachine descritionを見つけた時、 X-Gene 1のMachine descritionもありました。コレです。 X-Ge…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Samsung Exynos 8 Oct (8890)のCPUコアは、Exynos M1と呼ばれているみたい。 big.LITTLE構成でbigの方がExynos M1、LITTLEの方がA53。 Exynos M1は2コア…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 金曜日(6/17)に、SystemC Japan 2016に行きました(今回は、お仕事で) いつものように、1Fで受付をし、2Fの会場に。 入って、びっくり、半分？ そう、会…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 行動探求なる本を読みました。 第10章、社会的ネットワーク組織と、協同的な探求への変容(P.224)にある 引用 ジェイムズ・カーズは、その著書『有限と無…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Kernel 4.6のarm64/boot/dtsにはありませんでしたが、 4.7-rc1にはありました。 Armada CP110 Masterなるもの。 中を見てみると、 ・CP100 System Contr…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Software-defined programming of Xilinx’ Zynq SoC from C/C++ Xilinx SDSoCを使って、Zynq SoCを使い倒そう！ Nick Ni, senior manager of SDSoC prod…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Knights Landing - An Overview for Developers Knights Corner から Knights Landing へ Knight Landing edition - available mid-June 2016 Intel® Xe…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Twitterで拾ったARM SoCボード。 S5P6818開発ボード デバイス(SoC)は、SamsongのS5P6818 引用 - Samsung 28nm HKMG G(High-K Metal Gate) process techn…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 6/8に理研で行われた 理研シンポジウム 「スーパーコンピュータHOKUSAIとShoubu、研究の最前線」のPEZYの資料です。 講演の前に、この資料は公開されて…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ARM Expands Cycle Model Portfolio with Support for SystemC ARM Cortex®-A53 and Cortex-M7, and a 5G baseband SoC that incorporates a Cortex-R8 …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Altera SDK for OpenCL勉強会、開催決定から約1ヶ月。 6/10(金)に東工大でAltera SDK for OpenCL勉強会を開催し、 勉強会＆懇親会は非常に盛り上がった…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 昨日のAltera SDK for OpenCL勉強会でも何度も出てきた「Single work-item」。 OpenCLのタスク並列モデル(clEnqueueTask関数で実行)です。 中原先生の発…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった パナソニック(ソシオネクスト)のUniPhierが復活でも書きましたが、 ARM Cortex-A72が搭載されていて、Dual Core Cluster x 2構成なんですね。 UniPhier …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Marvell MochiベースのSoCにも書きましたが、MarvellがARM Cortex-A72ベースのSoCをアナウンスしました。 Marvell Releases New ARMADA Hyperscale Virt…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 先日、ARMの新しいMaliシリーズ(Bifrost(バイフロスト)を発表しましたが、現在のMidgardは残念ながらL2キャッシュはあるものの、OpenCLでいうところのSh…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 金曜日にAltera SDK for OpenCL勉強会をやるので、情報までに。 Mpression Sodia Evaluation Board by Macnica、日本語の説明 Helio Board Atlas-SoC Bi…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CadenceがRocketik(RocketSim)を買収しました。 このブログでも、4回紹介しています。 RocketSimは、GPUでGate Simを高速化していましたが。 いつの間に…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった New cores underpin Cavium’s Thunder X2 によると、 Cavium Thunder Xが48コアを搭載したSoCであったが、 新しいX2は54コアを搭載だと。 それからCPUの…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Samsung Exynos 7 Octa (7870)って、 CPUコアはA53x4@1.7GHz+A53x4@1.7GHzなんですね。GPUはMali-T830MP2。 T830だけど、コア数は2なので、エントリーモ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Odroid-C2がLinux Kernel 4.7-rc1で登場。 現在のOdroid-C2のKernelは、3.14 引用 /dts-v1/; #include "meson-gxbb.dtsi" / { compatible = "hardkernel…