@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった CONVOLUTIONAL NEURAL NETWORK ON FPGA、(.itなのでイタリア？) では、ここでぷちぷちとパラメータを入れると、Zybo or Zedboard用の何かが出てくると。…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった cReCompとPyJerで紹介したら、 ご本人と先生からご連絡いただきました。 その後、Qiitaに cReCompを使ってXillybusとユーザロジックを簡単につなげよう …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Intel-Altera対抗の「CCIX」、「年内に初版」とXilinx 会員登録しないと読めません。 CACHE COHERENT INTERCONNECT FOR ACCELERATORS (CCIX) AMD, ARM, …

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Knights Landing vs. Knights Corner, Haswell, Ivy Bridge, and Sandy Bridge: STREAM benchmark results MCDRAMとDDR4では、10 Processes/Threadsぐら…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった The Other Side of the Chip: Using Intel® Processor Graphics for Compute with OpenCL PDF版 SkyLakeのGPUって24CU単位で、Iris Pro Graphics 580だ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Why I see C in SCE-MI Aldecのブログは、実装を含めて結構詳しく書いてあるので、いいですよ。 エミュレータを使って、検証を速く終わらせる作戦。 テ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 全くチェックしていませんでした。 GTC16 - S6410 - Comparing OpenACC 2.5 and OpenMP 4.5 てか、CAPSが無くなって、PGIがNVIDIAに買収されたので、 Op…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ClueLogicのUVMに関するブログ このブログで紹介したのが、2012年11月13日。 その時は10エントリーでしたが、今は34エントリー以上に。 最近のエントリ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった MediaTek Announces An Interesting Deca-Core ARM Dev Boardによると、 MediaTekはHelio X20(MT6797)を搭載した評価ボードをアナウンスしました。 Heli…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Post-KのCPUコアがSPARCからARMv8になるそうな。 Moving Forward: the Next Step in Fujitsu Supercomputing 京のコンパイラがよろしくないという噂は聞…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 記録として残しておきます。 Emerging “Universal” FPGA, GPU Platform for Deep Learning 論文は、こちら

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった cReComp TwitterのTLに流れてきました。 pyverilogとveriloggerを利用しています。 なので、pythonベース。日本語のGetting Startedは、こちら お試しあ…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EDAplaygroudのツイートで知った。 EDAplaygroundの左のTools&Simulatorsで選択できます。 ちょっとしたコードを確認するのには、便利です。

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった めっちゃ安いARMサーバー。Overdrive 1000、599ドル [http://www.v3.co.uk/v3-uk/news/2462629/softiron-launches-usd599-arm-server-for-developers So…

@Vengineerの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日から7月ですね。 今年も半分終了しました。 でも、まだ半分残っていますね。 Technical Tutorial: "Cut Your Design Time in Half with Higher Abst…