Vengineerの戯言

人生は短いけど、長いです。人生を楽しみましょう!

2012-04-01から1ヶ月間の記事一覧

今月(4月)の映画鑑賞

映画好きの戯言 今月は多い、15本。2日に1本。ただし、DVD/BDは4本。 ムーン・パニック/IMPACT(2008)(GyaO) 最終爆笑計画/SPANISH MOVIE<未>(2009)(GyaO) リトル・ミス・サンシャイン/LITTLE MISS SUNSHINE(2006)(BD) ココ・シャネル/COCO CHANEL(2008)(DVD)…

eユーザがSystemVerilogを学ぶわけ?

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Subject: Cliff speaks for System Verilog; Shalom and others for Specman "e"では、 Cliff Cummingさんからの内容があります。 内容に…

Xilinxの新しい開発ツール:Vivado

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Xilinxが新しい開発ツール;Vivadoを発表しました。 製品カタログによると ・WEBPACK (Device Limited) ・DESIGN EDITION $2995/Year ・SY…

DESIGN Westにて

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Focus shifts to software for FPGA SoCs at DESIGN Westでは、 AlteraのOpenCL、XilinxのZynq、MicroSemiのCortex-M4について、書かれて…

UVMとVerilog-AMS

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Synopsysのブログ:UVM-based random verification using CustomSim-VCS for Analog Mixed Signal Designsでは、CustomSim-VCSによるAnalo…

Virtual Target と FPGA in the loopの記事

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Early Software Development And The Supply Chainでは、 AlteraのVirtual Targetのお話をSynopsysの中の人がしています。 Virtual Target…

Altera Virtual Targetのビデオ

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Altera SoC FPGA Virtual Target for ARM Cortex-A Development - DESIGN West 2012では、 この中で、ノートPCのExpressCard部分からPCI E…

UVMのレジスタ検証の応用 : JTAG

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Building UVM Register Classes Environment for Verifying Register Accesses via Serial Communication Portでは、UVMのレジスタ関連に…

AlteraのSystemVerilog Webinar

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそすべては、SystemC v0.9公開から始まった AlteraがQuartus II による SystemVerilog のサポートに関連して、 SystemVerilogのWebinarを行っています。時間は、30分。日本語です。 こ…

Impulse とは Aldec

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Automatic C-to-VHDL testbench generation shortens FPGA development timeでは、 Impulse Cを使ったFPGA開発の記事。 著者はImpulseとAl…

Aldec Cloud

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Aldecがクラウドサービスを始めました:Aldec Cloud 現状では、北米のみのサービスです。 デモビデオを見るとどんな感じかがわかります。 …

ココ・シャネル(2008)

映画好きの戯言 ココ・シャネル/COCO CHANEL(2008)をDVDで見ました。BDが無かったので、DVDで。 ココ・シャネル。そう、あのシャネル。 ココは本名ではなく、愛称。本名は、ガブリエル・ボヌール・シャネル。映画では、ガブリエル・シャネル。 映画はファッ…

Zynq関連のまとめ

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zynq関連のまとめ、エントリー。 Zynq用のLinux、2012.02.17 Zynq用Linuxは、3.0ベース、2012.02.20 Zynq日本語ウェブセミナー公開、2012.…

SMYLEプロジェクト

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった EMB研究会の論文でもうひとつ読みたかったのは、組込みシステム向けメニーコア用OpenCL環境。 論文の最後には、NEDOの委託事業とある。 ち…

Zynqのqemu (その11)

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zynqのqemu (その10)で終わりだったと思っていたら、もう一つ。 hw/xilinx.cでは、次のようにcadenceの文字があります。これは、ケイデン…

Altera OpenCLの事例

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった AlteraのOpenCLの早期ユーザー事例が出てきました。 HDL開発では3~6ヶ月かかっていたのが、AlteraのOpenCLでは1週間。 これって、常識を…

今月(3月)の映画鑑賞

映画好きの戯言 ノートPCを修理に出していたので、遅くなりました。 英国王のスピーチ/THE KING'S SPEECH(2010)(DVD) ブラブラバンバン(2007)(GyaO) アウトランド/OUTLAND(1981)(GyaO) ハドソン・ホーク/HUDSON HAWK(1990)(GyaO) 溺れる魚(2000)(GyaO) X-M…

QEMUとSystemC

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 電子情報学会の組み込みシステム(EMB)研究会の2012-EMB-024の論文を読みたくて、 非会員として準登録(個人)しました。 登録料は2012.4.1~…

Zynqのdtsファイルは、XPSで生成できる

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった Zynq用Linuxは、3.0ベースで説明したデバイスツリーのソースコードは、XPSにて自動生成できるようです。 Device Tree Generatorに載ってい…

なぜマネジメントなのか

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった なぜマネジメントなのか by ジョアン・マグレッタを久しぶりに読みました。 この本は2001年に出版され、日本語訳は2002年です。 マネジメ…

Zynq搭載のZedBoard

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ZedBoardなるものがあります。これは、XilinxのZynqを搭載するボードのようです。 XilinxのZynq-7000 EPP Boards and Kitsで知りました。 …

80点と100点

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった ちょっと、お休み、といっても3日間でしたが、ブログを再開します。 新年度が始まり、新しい組織への異動や組織変更で働く環境が変わった…

祝: 2000エントリ、暫くお休み

Verification Evangelistの戯言 : Twitter SystemVerilogの世界へようこそ、すべては、SystemC v0.9公開から始まった 今日から世の中的には新年度です。 でも、日曜日なので今のところ大きな動きはありませんね。 このブログも6年目に入り、エントリ数も2000…